# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-328505

(43)Date of publication of application: 13.12.1996

(51)Int.Cl.

G09G 3/22 G09G 1/00 H01J 31/12

(21)Application number: 07-151219

(71)Applicant: FUTABA CORP

(22)Date of filing:

26.05.1995

(72)Inventor: TANAKA MITSURU


YANO KAZUYUKI

# (54) DRIVING DEVICE FOR PICTURE DISPLAY DEVICE

(57) Abstract:

PURPOSE: To prevent reactive power from being generated in gate drivers of the driving device of a picture display device.

CONSTITUTION: In the driving device of the picture display device having scanning electrodes arranged in a matrix shape, current switching circuits arc used as cathode driving means (6-1 to 6-m) with which picture data are impressed. The current switching circuits are constituted of analog switching circuits or open-drain circuits. Moreover, protective diodes (D1) are provided in the cathode driving circuits (6-1 to 6-m).



## **LEGAL STATUS**

[Date of request for examination]

16.05.1997

[Date of sending the examiner's decision of

30.11.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-328505

(43)公開日 平成8年(1996)12月13日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ	•		技術表示箇所
G 0 9 G	3/22		4237-5H	G 0 9 G	3/22		
	1/00				1/00	W	
H 0, 1 J	31/12			H01J	31/12	В	

審査請求 未請求 請求項の数3 FD (全 9 頁)


		番重明水 木明水 明水境の数3 FD(主 9 貝)
(21)出廢番号	特顧平7-151219	(71)出願人 000201814 双葉電子工業株式会社
(22)出顧日	平成7年(1995)5月26日	千葉県茂原市大芝629
		(72)発明者 田中 満 千葉県茂原市大芝629 双葉電子工業株式 会社内
		(72)発明者 矢野 和行 千葉県茂原市大芝629 双葉電子工業株式 会社内
		(74)代理人 弁理士 脇 篤夫 (外1名)


### (54) 【発明の名称】 画像表示装置の駆動装置

## (57)【要約】

【目的】 画像表示装置の駆動装置のゲートドライバー で発生する無効電力を防止すること。

【構成】 マトリクス状に配置された走査電極を有する 画像表示装置の駆動装置において、画像データが印加されるカソード駆動手段  $(6-1\sim6-m)$  として電流スイッチ回路を用いる。電流スイッチ回路はアナログスイッチ、或はオープンドレイン回路で構成される。また、このカソード駆動手段  $(6-1\sim6-m)$  には保護ダイオード  $(D_{\scriptscriptstyle \perp})$  が設けられている。





1

#### 【特許請求の範囲】

【請求項1】 マトリクス状に配置された複数のストライプ状のゲート及び複数のストライプ状のカソードと、上記ゲートとカソードとの間に所定の電圧を印加することにより、電子を電界放出する上記マトリクスの交差部分のカソード上に形成されたエミッタと、

上記ゲート上に離隔配置されると共に、上記エミッタから放出された電子を捕集するアノードと、

該アノードに設けられた蛍光体と、

上記ゲートをゲートデータにより順次駆動するゲート駆 10 動手段と、

上記カソードをカソードデータによりそれぞれ駆動する カソード駆動手段とを備えている画像表示装置の駆動装 置において、

上記カソード駆動手段の出力回路は電流スイッチとして 動作する回路で構成したことを特徴とする画像表示装置 の駆動装置。

【請求項2】上記電流スイッチとして動作する回路はアナログスイッチ、またはオープンドレインで構成したことを特徴とする請求項1に記載の画像表示装置の駆動装 20 置

【請求項3】上記カソード駆動手段は保護ダイオードが 設けられていることを特徴とする請求項1に記載の画像 表示装置の駆動装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はマトリクス状に配置された走査電極を有する画像表示装置の駆動装置に関わり、特に電界放出型カソードを用いた画像表示装置に適用して好適なものである。

### [0002]

【従来の技術】金属または半導体表面の印加電界を10 『 [V/m] 程度にするとトンネル効果により、電子が障壁を通過して常温でも真空中に電子放出が行われる。これを電界放出(Field Emission)と云い、このような原理で電子を放出するカソードを電界放出カソード(Field Emission Cathode)と呼んでいる。近年、半導体加工技術を駆使して、ミクロンサイズの電界放出カソードからなるアレイを用いて、面放出型の電界放出カソードを作成することが可能となり、このような電界放出カソ 40 一ドを用いた画像表示装置の研究開発が行われている。

【0003】図5に、半導体加工技術により作成された電界放出カソードの一例であるスピント(Spindt)型と呼ばれる電界放出カソード(以下、「FEC」と記す)を示す。 この図において、ガラス等の基板の上にアルミニウム等の金属からなるカソード電極上にモリブデン等の金属からなるコーン状のエミッタが形成されている。カソード電極上のエミッタが形成されていない部分には二酸化シリコン(SiO<sub>2</sub>)膜が形成され、さらにその上にはゲ 50

ートが形成されており、ゲート及び二酸化シリコン膜に設けられた丸い開口部の中に上記コーン状のエミッタが位置している。すなわち、このコーン状のエミッタの先端部分がゲートに設けられた開口部から臨む構成とされている。

【0004】このコーン状のエミッタのエミッタ間のピッチは10ミクロン以下とすることができ、数万から数10万個のエミッタを1枚の基板上に設けることができる。さらに、ゲートとエミッタのコーンの先端との距離をサブミクロンとすることができるため、ゲートとエミッタ電極間とに僅か数10ボルトのゲート・エミッタ間電圧 $V_{\alpha}$ を印加することにより、電子をエミッタから電界放出することができる。この電界放出された電子はゲート上に離隔して正の電圧 $V_{\lambda}$ が印加されたアノードを対向して設けておくと、このアノードにより補集することができる。

【0005】このようなFECのアノード電流 I。 一ゲート・カソード間電圧  $V_{\alpha}$  特性を図 6 に示す。この図に示すように、ゲート・カソード間電圧  $V_{\alpha}$  が徐々に上昇していくと、アノード電流 I。が流れ始めるようになる。この電流 I。が流れ始める電圧  $V_{\alpha}$  を閾値電圧  $V_{\text{TH}}$  と云い、この時にゲート・カソード間の電界が約  $10^{\circ}$  [V/m] 程度となるためエミッタから電子が放出され始める。これにより、アノード電流 I。がアノードに流れ始めるのである。一般に、ゲート・カソード間には閾値電圧  $V_{\text{TH}}$  よりかなり高い図示する  $V_{\text{CP}}$  程度の電圧が印加されており、この時アノードにはアノード電流  $I_{\text{CP}}$  が流れるようにされている。

【0006】そして、コーン状のエミッタの1つから得られるアノード電流は約1マイクロアンペアと小さい電流であるため、多数のエミッタをアレイ化することにより所望のアノード電流の得られるFECとしている。この場合、アノードに蛍光体を設けておくとエミッタから電界放出された電子が捕集されるアノードの蛍光体の部分を発光させることが出来る。このような原理を利用することにより、FECを用いた画像表示装置(以下、「FED」という)とすることができる。

【0007】上記したような原理を用いたFEDの駆動装置のブロック図の一例を図7に示し、この駆動装置の動作波形を図2、及び図8に示す。図7において、シフトレジスタ20はゲートデータと、シフト用のクロック(CLK)が入力されており、このシフトレジスタ20からゲートデータがそれぞれのゲートドライバー21-1~21-nに順次印加されるようになされている。

【0008】このゲートドライバー $21-1\sim21-n$  に印加されるゲートデータは、図2にGT $1\sim$ GTn として示すような順序パルスとされ、それぞれのパルス幅をTとすると、発生周期はnTで表され、例えば $60\sim120$ Hzとされている。

【0009】また、ゲートドライバー21-1~21-

【0010】ゲート電極22-1~22-nはそれぞれストライプ状に形成されており、ゲートドライバー21-1はゲート電極22-1をドライブし、ゲートドライバー21-2はゲート電極22-2をドライブし、このように順次ゲート電極がドライブされていき最終のゲートドライバー21-nにより最終のゲート電極22-nがドライブされるようになされている。

【0011】つまり、例えばゲートドライバー21-1 にゲートデータが印加されて、このドライバーが走査された場合、このゲートドライバ21-1 のトランジスタ  $Tr_1$  がオンになり、ゲート電極22-1 は図8 に示すような電圧Vg+Vs (以下、Vgc と示す)が印加されて 20 ドライブされることになる。

【0013】一方、シフトレジスタ23には直列のカソードデータが入力され、ここで並列データに変換されて 30 ラッチ回路24でラッチされる。このため、シフトレジスタ23にはシフト用のクロック (CLK)が入力されている。上記ラッチ回路24でラッチされたカソードデータはそれぞれカソードドライバー25-1~25-mにそれぞれ印加されるカソードデータは、図2のC1~Cmとして示すような例えば15KHz~30KHzの周波数の画像データとされている。

【0014】また、カソードドライバー $25-1\sim25$ ーmは、例えばドライバIC等で構成されていると共に、カソード電極 $26-1\sim26$ ーmを高速で駆動するため、トランジスタTr.、T r. がプッシュプル回路を構成するように接続されている。また、トランジスタ T r. のソース端子は駆動電源V c が接続され、トランジスタスタT r. のソース端子は接地(GND)されている。【0015】カソード電極 $26-1\sim26$ ーmはそれぞ

【0015】カソード電極 $26-1\sim26-m$ はそれぞれストライプ状に形成されており、カソードドライバー25-1はカソード電極26-1をドライブし、カソードドライバー25-2はカソード電極26-2をドライブし、最終のゲートドライバー25-mにより最終のカ50

ソード電極26-mがドライブされるようになされている。

【0016】つまり、例えばラッチ回路24からカソードドライバー25-1にカソードデータが印加されると、カソードドライバー25-1のトランジスタTriがオンになり、図8に示すようにカソード電極26-1は接地(GND)されるようにドライブされる。一方、カソードドライバー25-1にカソードデータが印加されないと、カソードドライバー25-1のトランジスタT10riがオンになり、カソード電極26-1は電圧Vcが印加されることになる。

【0017】上記ゲート電極22-1~22-nとカソード電極26-1~26-mはマトリクス状に配置されており、この両電極の交差部は図示されていないが、それぞれエミッタアレイが各カソード電極26-1~26-m上に作製されており、このエミッタアレイが画像表示装置の画素をそれぞれ形成している。また、この両電極の交差部は等価回路的には図7に示すような容量性負荷CLと表すことができる。

【0018】従って、ゲートドライバー21-1~21 - nが順次走査され順次ゲート電極22-1~22-nがドライブされると、このゲート電極22-1~22-nとの交差部に対応するカソードデータC1~Cmが順次ラッチ回路24からカソードドライバー25-1~25-mに供給され、カソードドライバー25-1~25-mがこのカソードデータに応じてドライブされることになり、この結果対応する容量性負荷CLの両端に電圧Vgcが印加されることになる。

【0019】よって、画素が表示される場合、容量性負荷CLが充電されると共に、エミッタアレイから電子が放出され、この電子はゲート電極22-1~22-n上に離隔して配置された図示しないアノードに捕集されることになる。このアノードには蛍光体が塗布されており、画素であるエミッタアレイから放出された電子によりその部分に対応する蛍光体がそれぞれ発光し、その結果画像が蛍光体に表示されることになる。

## [0020]

【発明が解決しようとする課題】ところで、このような画像表示装置は、例えばゲートデータがゲート電極 22-1 からゲート電極 22-2 に移行し、ゲートドライバー 21-1 が非走査となると、ゲート電極 22-1 とカソード電極  $26-1\sim26-n$  間の容量性負荷 CL に充電されている電圧  $V_{\rm gc}$  が放電されることになり、これに伴いゲート駆動電源  $V_{\rm c}$  、及びカソード駆動電源  $V_{\rm c}$  から放電電流が消費されるようになる。

【0021】よって、このようなFEDを駆動させた場合、以下の(1)式に示すような関係で無効電力Pwが発生することになる。

 $P w = C L \cdot V^{2} \cdot f \qquad \cdot \cdot \cdot \cdot (1)$ 

(但し CL:負荷容量、V:印加電圧、f:駆動周波

5

数である)

一般に、ゲートドライバーの駆動周波数  $f_{\mathfrak{a}}$  は  $60 \sim 1$   $20 \, \text{Hz}$ , ゲートドライバーの駆動電源  $V_{\mathfrak{a}}$  は  $90 \, \text{V}$ , カソードドライバーの駆動電源  $V_{\mathfrak{a}}$  は  $15 \sim 30 \, \text{KHz}$ , カソードドライバーの駆動電源  $V_{\mathfrak{a}}$  は  $40 \, \text{V}$  程度 とされている。

【0022】従って、駆動周波数がはるかに大きいカソードドライバーでの無効電力はゲートドライバーと比較してはるかに大きく、カソードドライバーで発生する無効電力は例えば数十ワット程度になる。特に、FEDを 10パルス変調方式による階調駆動とするとカソードドライバーの駆動電源の構造が大きくなるという欠点がある。

【0023】そこで、カソードドライバーでの無効電力を低減し、低消費電力化を実現するために、カソードドライバーの駆動電源V。を低電圧にすることが考えられる。しかしながら、カソードドライバーを低電圧とすると、以下に説明するように画像表示装置のコントラストが低下して表示品位が劣化するという問題点があった。

【0024】通常、単純X-Yマトリクスで駆動される画像表示装置の画素の状態は、例えば図9の(a),

(b), (c), (d)でに示すようなゲートデータ (行データ)、及びカソードデータ (列データ)がオン、又はオフとなる4状態で表すことができる。この場合、各画素に印加される電圧は、図10(a)に示すようにゲート電極に印加されるゲート電圧とカソード電極に印加されるカソード電圧の電位差として表すことができる。

【0025】すなわち、図90(a)で示すゲートデータ、及びカソードデータが共にオンとなる場合、ゲート電極に印加されるゲート電圧は $V_g + V_s$ 、カソード電極に印加されるカソード電圧はGNDとなるため、この時のゲート・カソード間電圧 $V_\alpha$ を $V_\iota$ とすると、図10(a)から解るようにゲート・カソード間電圧 $V_\alpha$ は $V_\iota = V_g + V_s$ となり、同図(b)に示すようなアノード電流  $I_\alpha$ が流れ蛍光体が発光することになる。

【0026】また、図90(b)で示すゲートデータがオン、カソードデータがオフとなる場合、ゲート電極に印加されるゲート電圧は $V_g+V_s$ 、カソード電極に印加されるカソード電圧は $V_c$ となるため、この時のゲート・カソード間電圧 $V_\alpha$ を $V_z$ とすると、図10(a)から解るようにゲート・カソード間電圧 $V_\alpha$ は $V_z=V_g+V_s-V_c$ となる。同様に、図90(c)で示すゲートデータがオフ、カソードデータがオンの時のゲート・カソード間電圧 $V_\alpha$ は $V_z=V_s$ 、図90(d)で示すゲートデータ、カソードデータが共にオフの時のゲート・カソード間電圧 $V_\alpha$ は $V_z=V_s-V_c$ となる。

【0027】従って、上記した図9に示す(c),

(d)の画素状態ではカソード電圧Vcを低電圧としてもゲート・カソード間電圧Vx、Viは閾値電圧Vm以下になるため影響ないものの、(b)の画素状態ではカ

ソードの駆動電圧Vc を低電圧とすると、図10(b)に示すようにゲート・カソード間の電圧Vc が閾値電圧Vc が高くなって電流Icc が流れることになり、これにより蛍光体が発光するため、画像表示装置のコントラストを低下させていた。なお、バイアス電圧Vc は閾値電圧Vc より低い電圧とされているため、図9の

(c)で示す画素は発光しなようにされているが、閾値電圧 Vm のバラツキによって漏れ発光を起こすこともある。

【0028】また、ゲート、及びカソードドライバーにはゲート駆動電源 V。、ゲートバイアス電源 V。、カソード駆動電源 V。の3つの電源が必要になり、構造が複雑になると共にプッシュプル回路を構成しているため、トランジスタの数が多いドライバー I Cが必要になり、チップ面積が広くチップコストが高くなる等の問題点もあった。

[0029]

【課題を解決するための手段】本発明はこのような問題点を解決するためになされたもので、マトリクス状に配置された複数のストライプ状のゲート及び複数のストライプ状のカソードと、上記ゲートとカソードとの間に所定の電圧を印加することにより、電子を電界放出する上記マトリクスの交差部分のカソード上に形成されたエミッタと、上記ゲート上に離隔配置されると共に、上記ゲート上に離隔配置されると共に、上記ケート上に離隔配置されると共に、上記ケートに設けられた蛍光体と、上記ゲートをゲートデータにより順次駆動するゲート駆動手段と、上記カソードをカソードデータによりそれぞれ駆動するカソード駆動手段とを備えている画像表示装置の駆動装置において、上記カソード駆動手段の出力回路を電流スイッチとして動作する回路(例えば、アナログスイッチ、オープンドレイン回路)で構成することとした。

[0030]

【作用】本発明によれば、カソードデータがオフの時は、カソード駆動手段の出力段がオープンになり、ゲート・カソード電極間から放電電流が流れなくなるため、カソード駆動手段で発生していた無効電力を防止することができる。また、カソード駆動手段は保護用ダイオードが設けられているため、ゲートからの漏洩電圧はこのダイオードを介して放電されることになりカソード駆動手段が破壊されることを防止できる。

[0031]

【実施例】以下、本発明の実施例について説明する。図 1 (a)に本発明の実施例である画像表示装置の駆動装置のブロック図の一例を示し、この駆動装置の動作波形を図 2、及び図 3 に示す。図 1 (a)において、シフトレジスタ 1 にはゲートデータと、シフト用のクロック (CLK)が入力されており、このシフトレジスター 1 からゲートデータがそれぞれのゲートドライバー 2 ー 1 50 ~ 2 ー n に順次印加されるようになされている。このゲ

6

ェナーダイオードD<sub>1</sub>のアノード端子と接続されて接地(GND)されている。

ートドライバー $2-1\sim 2-n$ に印加されるゲートデータは、図2にGT $1\sim GTn$ として示すような順序パルスとされ、それぞれのパルス幅をTとすると、発生周期はnTで表され、例えば60 $\sim$ 120Hzとされている。

【0032】また、ゲートドライバー $2-1\sim 2-n$ は、例えばドライバーIC等で構成されると共に、ゲート電極 $3-1\sim 3-n$ を高速で駆動するため、トランジスタTri、Triがプッシュプル回路を構成するように接続されている。そして、トランジスタTriのソー 10ス端子には駆動電源 $V_0+V_S$ が接続され、トランジスタTriのソース端子には低いスイング電圧でゲート電極 $3-1\sim 3-n$ を駆動できるようにバイアス電源 $V_S$ が接続されている。なお、トランジスタTriのソース端子はバイアス電源 $V_S$ を接続することなく接地(GND)させても良い。

【0033】ゲート電極3-1~3-nはそれぞれストライプ状に形成されており、ゲートドライバー2-1はゲート電極3-1をドライブし、ゲートドライバー2-2はゲート電極3-2をドライブし、このように順次ゲ 20ート電極がドライブされていき最終のゲートドライバー2-nにより最終のゲート電極3-nがドライブされる、ようになされている。

【0034】つまり、例えばゲートドライバー2-1に ゲートデータが印加されて走査された場合、ゲートドライバ2-1のトランジスタTr<sub>1</sub> がオンになり、ゲート電極3-1は図3に示すような電圧Vg +Vs (以下、Vgcと示す)が印加されてドライブされることになる。【0035】そして、ゲートデータが次のゲートドライバー2-2に移行し、ゲートドライバー2-1が非走査 30となると、ゲートドライバー2-1のトランジスタTr<sub>1</sub> がオフになると共に、トランジスタTr<sub>2</sub> がオンになり、ゲート電極3-1はバイアス電圧Vs となる。なお、バイアス電圧Vs は、ゲート・カソード間の関値電圧Vm より低い電圧とされている。

【0036】一方、シフトレジスタ4は直列のカソードデータが入力され、ここで並列データに変換されてラッチ回路5でラッチされる。このため、シフトレジスタ4にはシフト用のクロック(CLK)が入力されている。上記ラッチ回路5でラッチされたカソードデータはそれ 40 ぞれカソードドライバー $6-1\sim6$  - mに印加される。このカソードドライバー $6-1\sim6$  - mにそれぞれ印加されるカソードデータは、図2のC1~Cmとして示すような例えば15KHz~30KHzの周波数の画像データとされている。

【0037】カソードドライバー $6-1\sim 6-m$ は電流スイッチS」と、ツェナーダイオードD」で構成されており、電流スイッチS」の一端にはカソード電極 $7-1\sim 7-m$ と、ツェナーダイオードD」のカソード端子とが接続されている。また、電流スイッチS」の他端はツ 50

【0038】また、カソードドライバー $6-1\sim6-m$ は同図(b)に示すように構成しても良く、この場合トランジスタTr。のドレイン端子にはそれぞれカソード電極 $7-1\sim7-m$ と、ツェナーダイオードD1のカソード端子とが接続され、一方トランジスタTr3のソース端子はツェナーダイオードD1のアノード端子と接続されて接地(GND)されている。また、同図(c)に示すように電流スイッチS1、ツェナーダイオードD1及びインバータI1で構成しても良い。

【0039】さらに、このようなカソードドライバー $6-1\sim6-m$ は例えばドライバー I C等で構成することができる。

【0040】図1(a)に示すカソード電極 $7-1\sim7$ ーmはそれぞれストライプ状に形成されており、カソードドライバー6-1はカソード電極7-1をドライブし、カソードドライバー6-2はカソード電極7-2をドライブし、最終のゲートドライバー6-mにより最終のカソード電極7-mがドライブされる。

【0041】つまり、例えばラッチ回路5からカソードドライバー6-1にカソードデータが印加されると、電流スイッチS、がオンとなるように制御され、図3に示すようにカソード電極7-1は接地(GND)されるようにドライブされる。一方、カソードドライバー6-1にカソードデータが印加されないと、カソードドライバー6-1の電流スイッチS、がオフとなるように制御され、カソード電極7-1は開放(OPEN)状態となるようにされている。

【0042】上記ゲート電極3-1~3-nとカソード電極7-1~7-mはマトリクス状に配置されており、この両電極の交差部は図示されていないが、それぞれエミッタアレイが各カソード電極7-1~7-m上に作製されており、このエミッタアレイが画像表示装置の画素をそれぞれ形成している。また、この両電極の交差部は等価回路的には図1に示すような容量性負荷CLと表すことができる。

【0043】従って、ゲートドライバー $2-1\sim2-n$ が順次走査され、ゲート電極 $3-1\sim3-n$ が順次ドライブされると、このゲート電極 $3-1\sim3-n$ との交差部に対応するカソードデータ $C1\sim Cm$ が順次ラッチ回路5からカソードドライバー $6-1\sim6-m$ に供給され、カソードドライバー $6-1\sim6-m$ がカソードデータに応じてドライブされることになり、この結果交差部の容量性負荷CLの両端に電圧Vgcが印加されることになる。

【0044】よって、ドライブされたカソード電極7-1~7-mと、走査ゲート電極との交差部に対応した容量性負荷CLは充電されると共に、エミッタアレイから電子が放出され、この電子はゲート電極3-1~3-n

上に離隔して配置された図示しないアノードに捕集されることになる。このアノードには蛍光体が塗布されており、エミッタアレイから放出された電子によりその部分に対応する蛍光体がそれぞれ発光し、その結果画像が蛍光体に表示されることになる。

【0045】一方、ドライブが行われないカソード電極 7-1~7-mは開放 (オープン) 状態となり、カソード電極 7-1~7-mには所定の電圧が印加されないのでエミッタアレイから電子の放出が行われず、蛍光体は発光しないことになる。

【0046】さらにこの場合、例えばゲートデータがゲートドライバー2-1からゲートドライバー2-2に移行し、ゲートドライバー2-1が非走査となっても、画素データC1~Cmがオフの場合はカソード電極7-1~7-mは開放(OPEN)状態とされるため、走査ゲート電極との交差部に対応した容量性負荷CLの放電或は充電経路が形成されずゲート電極3-1とカソード電極7-1~7-m間の容量性負荷CLに充電されていた電圧Vgcは放電されないことになる。従って、画像表示装置のカソード駆動電源Vsで消費されていた無効電力20を無くすことができるようになる。

【0047】さらに、カソードドライバー $6-1\sim6-m$ にはゲートドライバー $2-1\sim2-n$ からの漏洩する高電圧によって破壊されることを防止するため、カソード電極とGND間に保護用のツェナーダイオード $D_i$ が設けられているので、ゲートドライバーから漏洩する高電圧はこのツェナーダイオード $D_i$ を介して放電されることになり、ドライバーICは高電圧プロセスが必要ない安価なドライバーICとすることができるようになる。

【0048】図4はオープンドレイン回路でカソードドライバーを構成した場合の変形例を示したものであり、このカソードドライバー16はトランジスタTr。、及びダイオードD2で構成され、トランジスタTr。のドレイン端子にはダイオードD2のアノード端子及びそれぞれのカソード電極 $6-1\sim6$ -mが接続されると共に、ダイオードD2のカソード端子にはクランプ電圧が印加されている。従って、このカソードドライバー16を本発明の画像表示装置の駆動装置に適用した場合も、ゲートドライバー $2-1\sim2-n$ から漏洩する高電圧がクランプ電圧を介して放電されることになり、高電圧プロセスを必要としない安価なドライバー1Cとすることができる。

# [0049]

【発明の効果】以上、説明したように本発明の画像表示 装置の駆動装置は、カソード駆動手段を電流スイッチ回 路としているため、画像表示装置のコントラストを低下 させることなく駆動時に発生する無効電力を減少させることができるようになる。また、回路構成が簡略化されトランジスタの数量を減らすこと可能になるため、チップ面積を小さくできるようになると共に、保護用のダイオードをドライバーIC上に作製することで高耐圧プロセスを必要としない安価なドライバーICを実現することができる。さらに、カソード駆動電源が不要になるため、画像表示装置のモジュールとしては回路の簡略化による低コスト化が実現できるという利点もある。

#### 10. 【図面の簡単な説明】

【図1】本発明の実施例である画像表示装置を駆動する 駆動装置のブロック図の一例を示した図である。

【図2】ゲートデータ、及びカソードデータの動作波形を示した図である。

【図3】本実施例のゲートドライバー及びカソードドライバーの動作波形を示した図である。

【図4】本実施例のカソードドライバーの変形例を示した図である。

【図 5 】スピント型の電界放出カソードを示す図であり、る。

【図6】電界放出カソードのアノード電流ーゲート・カ ソード間電圧特性を示す図である。

【図7】従来の画像表示装置の駆動装置のブロック図を示した図である。

【図8】従来のゲート及びカソードドライバーの動作波 形を示した図である。

【図9】画像表示装置の画素の動作状態を模式的に示した図である。

【図10】各画素の選択状態をカソードのアノード電流 30 ーゲート・カソード間の電圧特性上に示した図である。 【符号の説明】

1, 4, 20, 23 シフトレジスター

 $2-1\sim 2-n$ ,  $21-1\sim 21-n$  ゲートドライバ

3-1~3-n, 22-1~22-n ゲート電極 5, 24 ラッチ回路

6-1~6-m, 16, 25-1~25-m カソード ドライバー

7-1~7-m, 26-1~26-m カソード電極 CL 容量性負荷

Tri, Tr2, Tr3 トランジスタ

D<sub>1</sub> , D<sub>2</sub> 保護ダイオード


I<sub>1</sub> インバータ

S<sub>1</sub> 電流スイッチ


V。 ゲート駆動電源


Vs ゲートバイアス電源

V。 カソード駆動電源




BEST AVAILABLE COPY





【図7】



【図10】

